FPGA Stratix V
Новое семейство ПЛИС ALTERA - STRATIX V.
Компания Altera представила первые FPGA Stratix V, выполненные по технологии 28-нм. ПЛИС Stratix V предлагают самую высокую полосу пропускания в промышленности, наиболее высокий уровень интеграции системы и окончательной гибкости с уменьшенной стоимостью и самой низкой полной потребляемой мощностью для высококачественных применений.
Преимущества FPGA Stratix V :
- Широчайшая полоса пропускания с мало-потребляющими трансиверами
-
Встроенные 28 Гб/с и 12.5 Гб/с трансиверы, имеющие до 50 % более низкую потребляемую мощность по сравнению с устройствами предыдущего поколения
-
До 6 x72 интерфейсов памяти DDR3 на 800 МГц
-
1,840 GMACS - производительность обработки сигналов
-
Поддержка встроенных IP PCI Express Gen3, Gen2, Gen1
-
Встроенные блоки HardCopy® и встроенные IP в ядре и трансиверах
- Более высокая интеграция на отдельном чипе позволит уменьшить ваши затраты
- Удвойте плотность без увеличения стоимости и энергопотребления, через встроенные блоки HardCopy, которые поставляют до 14M вентилей заказных микросхем или до 700K дополнительных логических элементов.
- Частичная рекофигурация, которая позволяет вам уменьшить размер FPGA, экономя место на плате, стоимость и потребление
- Фракционные ФАПЧ (fPLLs), которые обеспечивают увеличенную гибкость результата и заменяют управляемые напряжением кристаллические генераторы (VCXOs)
- Интегрированная электронная компенсация дисперсии (EDC) в приемопередатчиках, которая устраняет потребность во внешнем PHY, чтобы соединять к оптическим модулям
- Максимальная гибкость для ваших проектов
- Легкая в использовании частичная реконфигурация, которая позволяет вам менять функциональность ядра на лету
- Динамически реконфигурируемые трансиверы, которые позволяют вам легко поддерживать много протоколов, скоростей передачи и назначений PMA
- Конфигурация через PCI Express с использованием уже существующей PCI Express в вашем проекте позволит создать менее сложный дизайн платы
- Снижение энергопотребления системы
Stratix V позволяют уменьшить энергопотребление на 30 % по сравнению с ПЛИС предыдущего поколения благодаря ключевым технологиям:
-
Запатентованная технология Programmable Power Technology, которая максимизирует производительность ядра при одновременном снижении энергопотребления
-
Технологический процесс 28-нм на TSMC, оптимизированный для снижения потребления
-
Напряжение ядра 0.85 В
-
Частичная реконфигурация
-
Встроенные блоки HardCopy
Для крупно серийных производств можно сделать опытный образец на базе Stratix V и перевести ваши проекты на надежные и более дешевые устройства HardCopy. Вы понизите потребляемую мощность на 50 % и достигните более высокой производительности.
| Таблица 1. Представители семейства Stratix V | |
| Variant | Описание |
|---|---|
| Stratix V GT FPGA | Оптимизированные для применений с 28 Гб/сек трансиверами, требующими ультра-высокую пропускную способность и производительность , таких как 40G/100G/400G применений |
| Stratix V GX FPGA | Оптимизированные для высоко производительных с большой пропускной способностью применений с встроенными трансиверами 12.5-Гб/сек, поддерживающими объединительные платы и оптические модули |
| Stratix V GS FPGA | Оптимизированные для высоко производительных, переменной точности применений ЦОС со встроенными 12.5 Гб/сек трансиверами, поддерживающими объединительные платы и оптические модули |
| Stratix V E FPGA | Оптимизированные для прототипов заказных микросхем с более чем 1 миллионом логических элементов на самой производительной программируемой логике |
Более подробную информацию об FPGA Stratix V вы можете найти на официальном сайте компании Altera
